PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-203566

(43) Date of publication of application: 13.08.1990

(51)Int.CI.

H01L 29/784

(21) Application number: 01-024191

(71) Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22) Date of filing:

02.02.1989


(72)Inventor: EZAKI TAKEYA

(54) MOS TYPE SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To make impurity concentration sharp and dilute by forming in order a punch through protecting layer of sharp distribution and a punch through protecting layer of gentle distribution so as to be in contact with the lower part of a burried laver.

CONSTITUTION: In the vicinity containing the surface of an ntype semiconductor substrate 1, a polycrystalline silicon gate 3 is formed, via a p-type buried layer 7 having a specified concentration and thickness, and a gate oxide film 2 formed on the substrate 1 surface. On both ends of the gate 3, a p-type source 4 and a drain 5 of high concentration formed by implanting boron are formed as diffusion layers. A punch through protecting layer 61 of sharp distribution and a punch through protecting layer 62 of gentle and low concentration formed in order so as to be in contact with the lower part of the buried layer 7 are arranged. Thus a p-channel MOSFET is constituted. A part of the lower part of the buried layer 7 is compensated by the protecting layers 61, 62, and inverted into one conductivity type, so that the distribution of the buried channel becomes sharp.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

平2-203566 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号 庁内整理番号 ❸公開 平成2年(1990)8月13日

"H 01 L 29/784

8422-5F H 01 L 29/78

301 H

審査請求 未請求 請求項の数 2 (全3頁)

MOS型半導体装置 会発明の名称

> 頭 平1-24191 21)特

②出 願 平1(1989)2月2日

汀 崎 豪 弥 @発 明 者 勿出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地 松下電器産業株式会社内

大阪府門真市大字門真1006番地

個代 理 人 弁理士 栗野 重孝 外1名

1. 発明の名称

MOS型半導体装置

2. 特許請求の範囲

(1) 1 導電型半導体基板の表面にゲート絶縁 膜を介してゲート電極が設けられていて、上記ゲ ート電極で分離されその両端に高濃度の2導電型 領域であるソース・ドレイン拡散層と、上記基板 ・ゲート絶縁膜の界面とその近傍に2導電型埋め 込み層とが形成されていて、上記埋め込み層に接 しその下方に順次急峻な分布の第1のパンチスル - 防止層および低濃度でかつ緩やかな分布の第2 のパンチスルー防止層とを含んでいることを特徴 とするMOS型半導体装置。

(2) 埋め込み層はポロン、第1のパンチスル - 防止層はヒ素、第2のパンチスルー防止層はボ ロンを不純物とすることを特徴とする請求の範囲 第1項記載のMOS型半導体装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は大規模集積回路(VLSI)の構成案子であ るMOS型電界効果トランジスター(以下NOSFET と略記)に関するものである。

従来の技術

従来の p チャネルMOSFETの断面構造図を第3図 に示す。ゲート電極3に、 n型の不純物を含む n·型の多結晶シリコンを用いている。 それにより 半導体基板との仕事関数の違いを生じ、しきい値 Viを0.6V近傍に設定するために、p型埋め込み層 7を形成している。 埋め込み層上にゲート絶縁膜 2を介して設けられたゲート電極3の両端にはソ - ス.4. ・ドレイン 5 としての p * 拡散層が、 埋め込 み層?に接して半導体基板表面およびその近傍に 形成される。 p型埋め込み磨はポロンを不純物と してイオン注入・拡散することにより形成されて いる。

発明が解決しようとする課題

しかしながら、ポロンは拡散係数が大きいため 雲子の微細化が進んでいるにもかかわらず薄膜化 されていない。このため、埋め込み層の不純物濃 度は緩やかにに分布し、 基板バイアスによる空芝層が進入し、 しきい値の変化が大きくなる。 これは、 ソース電位が基板電位より浮き上がるような回路、 例えば、 トランスファーゲートや MAND/NORの電流が減少し、 回路動作が遅くなることを意味する。

爆を含む厚さ200mmの多結晶シリコンゲート 3、ゲート 3 の両端にボロンを注入して形成された高濃度の p・型ソース 4・ドレイン 5 および p 型埋め込み層の下方に接して順次形成された急峻な分布の第 1 のパンチスルー防止層 61 および緩やかでかつより低濃度の第 2 のパンチスルー防止層 62とから P チャネル MOSFETが構成されている。 なお、 金属配線やコンタクトなどは省略してある。

第1図のA-A,に沿ったり型埋め込み層の不 純物分布を第2図に示す。 埋め込み層のボロンの 元々の分布70は第1の層61に補償されて差引後の 分布7になる。下方に残るボロン70Bは、低濃度で 緩やかな分布62より消滅している。 急峻な分布を 形成するためには、拡散係数の小さな不純物が用 いられる。すなわち、第1の防止層61には性散 なり導入される。従来例の不純物分布(第4図) より導入される。従来例の不純物分布(第4回) と比較すると、p型埋め込みチャネルの分布は を明に於いて急峻でしかも接合深さが浅くなって 発明に於いて急峻でしかも接合深さが浅くなって そこで本発明は、この埋め込み層の不純物 濃度 を急峻かつ薄くすることをその目的とするもので ある。

課題を解決するための手段

本発明は、埋め込み層の下方にその埋め込み層に接して、順次、急峻な分布の第1のパンチスルー防止層および緩やかな分布の第2のパンチスルー防止層とを形成するものである。

作用

埋め込み層の下方の一部が急峻な分布の第1のパンチスルー防止層とより低濃度で緩やかな分布の第2のパンチスルー防止層により、補償されて1導電型に変換され、埋め込みチャネルの実効的な分布が急峻でその接合漆さが浅くなる。

実施例

本発明を p チャネル MOSF ET に適用した実施例を 第1 図に示す。 n 型半導体基板 1 の表面を含む近 傍に濃度が 1 × 10¹⁷ cm⁻³ で厚みが 0・1 ミクロンの p 型埋め込み層 7、 基板表面に熱酸化法で形成され た厚さ 8 nmのゲート酸化膜 2 を介して設けられた

発明の効果

本発明は上述した権成と作用により下記の実用 上の有用な効果をもたらす。

(1)埋め込み層が急峻な分布なので、基板バイアスによる空芝層の進入が少ない。すなはち、 装板パイアス効果が小さい。このため、トランス ファーゲートの様なソースが基板から浮くような 回路は高速である。

(2) アバランシェ (電離衝突) が起こる a 点 (第1図) から基板までの距離が短いので、発生したホットキャリアは 2 次的アバランシェを起こさない内に速やかに基板へ吸い出されるので、 ゲート絶縁膜へのホットキャリア注人は少ない。 すなはち、本発明の半導体装置は信頼性が高い。

以上、本発明のMOSFETおよびその集積回路は高速でホットキャリア耐性が高い。


4. 図面の簡単な説明

第1図は、本発明の一実施例のpチャネルMOSF ETの構造断面図、第2図は、第1図のA-A'に 沿った不純物分布図、第3図は、従来例のpチャ ネルMOSFETの構造断両図、第4図は、第3図の A-A'に沿った不純物分布図である。


1・・・・n型半導体基板、2・・・・ゲート酸化膜、3・・・・多結晶シリコンゲート、4・・・・ソース、5・・・・ドレイン、6・・・・パンチスルー防止層、7・・・・p型埋め込み層。

代理人の氏名 弁理士 栗野重孝 ほか1名


第 1 図



第 2 ⊠



第 3 🗵



第 4 🗵

